什么是“门级网表”文件
发布网友
发布时间：2022-04-24 14:32
共1个回答
热心网友
时间：2023-10-16 13:17
在电子线路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。
这里的「门级（gate-level）」，指的是网表描述的电路综合级别。顾名思义，门级网表中，描述的电路元件基本是「门（gate）」或与此同级别的元件。
RTL 是 Register-transfer Level（寄存器传输级）的缩写，它的综合级别（或说抽象程度）比 gate-level 要高。在这个级别描述电路，涉及的基本元素通常是寄存器和组合逻辑。常见的硬件描述语言（如 VHDL、Verilog）都允许用户直接在这个级别描述电路。
事实上，RTL 中的寄存器和组合逻辑，其物理实现还是对应到具体门电路。由于基本的寄存器或组合逻辑，对应的电路结构已经很稳定，电学特性也很明确，故而在综合级别较高的 EDA 工具中，一般不需要再亲自去描述它们的实现方法，而是调用现成的库信息。EDA 工具会根据 RTL 描述自动编译出门级的电路描述。——这个编译过程就是问题说明里提到的「RTL 文件转换至门级网表」。
